Восьмибитный код преобразуется в четыре двухбитные группы



Скачать 264.96 Kb.
Дата24.04.2016
Размер264.96 Kb.

PhoenixBIOS Release 6.0

Один из лидеров разработки низкоуровневого программного обеспечения Phoenix Technologies приурочил к появлению операционной системы Windows95 новую версию PhoenixBIOS 4.0. Поддержка семейства процессоров Intel Pentium отражается в названии промежуточных ревизий. Одна из последних - Release 6.0 легла в основу всех выпускаемых BIOS. С появлением Release 6.1 существенных изменений в выполнении процедур POST не произошло, и, следовательно, это не отразилось на индикации контрольных точек.

Если в процессе выполнения POST возникают ошибки тестирования системной памяти (коды 2Ch , 2Eh , 30h ), в порт 0080h выводится дополнительная информация в формате слова, биты которого идентифицируют сбойную адресную линию или ячейку данных. Например, код "2C 0002" означает, что обнаружен сбой памяти по адресной линии 1. Код "2E 1020" в этом случае будет означать, что обнаружен сбой по линиям данных 12 и 5 в младшем байте шины данных.

Вывод в диагностический порт POST кода в некоторых случаях сопровождается выводом на системный динамик звукового сигнала. Схема формирования звукового сигнала следующая:

Восьмибитный код преобразуется в четыре двухбитные группы

Значение каждой группы увеличивается на единицу

По полученному значению генерируется короткий звуковой сигнал

Например: код 16h = 00 01 01 10 = 1-2-2-3

Post Code 01
Expand the Xgroup codes locating in physical address 1000:0.
К моменту исполнения настоящего шага структура XGROUP, как и все внешние модули BIOS, находится в упакованном состоянии в регионе временного хранения. Для дальнейшего прохождения процедуры POST она должна быть распакована по физическому адресу 1000:0000h. Таким образом будут установлены значения по умолчанию для всех ресурсов материнской платы, включая системный таймер, контроллеры прерываний и прямого доступа к памяти, сопроцессор, видео контроллер.

Post Code 01


Initialize BMC
Инициализация контроллера Baseboard Management (BMC), в задачи которого входит сбор и обработка информации о событиях, происходящих в цепях питания. Контроллер подключается к шине I2C и управляет цифровыми измерительными каналами температурных сенсоров и датчиков вращения лопастей вентиляторов.

Post Code 02


Verify Real Mode
На этом этапе проверяется текущий режим работы процессора - Real Mode или Protected Mode - путем проверки бита PE (Protection Enable) расположенного в нулевом бите регистра CR0. Если PE=0, то процессор работает в реальном режиме, если PE=1, то в защищенном.
Проверка выполняется для того, чтобы исключить выполнение POST в Protected Mode, когда какая-либо программа выполнила межсегментный переход на адрес начального запуска BIOS

Post Code 03


Disable Non Maskable Interrupt (NMI)
Test BMC
Запрет выполнения немаскируемых прерываний выполняется установкой в CMOS бита 7 порта 70h в единичное значение. Состояние этого бита при штатном прохождении POST выполняется один раз, чтобы заблокировать прохождение сигнала NMI на одноименный вход процессора.
В качестве Baseboard Management Controller используется, как правило, 32-битный RISC процессор, и его тестирование носит специфичный характер для каждой конкретной платформы

Post Code 04


Get CPU type
Для того, чтобы определить тип установленного процессора в каждом сеансе POST выполняется команда CPUID, результат которой - CPU Vendor String и параметры Family/Model/Stepping - помещаются в CMOS

Post Code 06


Initialize system hardware
Под инициализацией системного аппаратного обеспечения на раннем этапе выполнения POST подразумеваются начальные установки регистров контроллера прерываний (PIC) и непосредственного доступа к памяти (DMA)

Post Code 07


Disable system ROM shadow
Смысл данной процедуры состоит в том, чтобы привести регистры системной логики в известное состояние. Это позволить выполнить из ROM подпрограмму копирования распаковщика BIOS в оперативную память

Post Code 08


Initialize chipset registers with initial POST values
Ранняя инициализация регистров основного набора логики согласно начальным значениям (power-on defaults). В число процедур инициализации включается установка управляющих регистров на обслуживание запросов прерываний по фронту сигнала или по его уровню

Post Code 09


Set IN POST flag
Устанавливается программный флаг в одном из битов CMOS, означающий, что в данный момент выполняется POST. Флаг используется для проверки корректного завершения последнего сеанса POST. Если сеанс завершился с ошибками, принимается решение об установке CMOS "по умолчанию".
Проверяется RTC, и в случае необходимости в CMOS устанавливается соответствующий флаг. Данная процедура всегда выполняется после установки начальных значений регистров системной логики

Post Code 0F


Initialize the local bus IDE
Инициализация состоит из нескольких этапов, на первом из которых выполняется запрет IDE интерфейса. Затем в конфигурационные регистры системной логики записываются значения для разрешения IDE интерфейса и его установки в режиме on-chip. Завершается процедура генерацией таблицы запросов на прерывания, в которой отображается текущее состояние каналов IDE контроллера

Post Code 0A


Initialize CPU registers
Инициализация программных ресурсов процессора. По алгоритму, выбранному в соответствии с определенным ранее типом процессора, заносятся значения в управляющие регистры процессора:
CR(i) - Control Registers
MSR(i) - Model- Specific Registers

Post Code 0B


Enable CPU cache
Для разрешения Internal Cache необходимо обнулить бит Cache Disable в регистре CR0 процессора, а также выполнить настройку системной логики, обеспечивающую следующие состояния:
- сигнал очистки FLUSH# пассивен;
- сигнал разрешения кэширования KEN# активизируется при выполнении циклов обращения к кэшируемым регионам памяти

Post Code 0C


Initialize caches to initial POST values
Инициализация Cache L1/L2 на данном этапе выполняется только при "холодной" перезагрузке. Процедура состоит из трех этапов:
- Инициализация L1 и L2;
- Установка регистров кэш-контроллера "по умолчанию";
- Настройка кэш памяти в соответствии с особенностями платформы

Post Code 0E


Initialize I/O component
Запись начальных значений в конфигурационные регистры микросхемы Super I/O.
Данный шаг выполняется на этапе раннего старта по той причине, что ряд используемых компонентов содержат критические для системы ресурсы и требуют ранней инициализации

Post Code 18


8254 timer initialization
Инициализация системного таймера 8254

Post Code 10


Initialize Power Management
Инициализация подсистемы Power Management

Post Code 11


Load alternate registers with initial POST values
Установка по умолчанию альтернативных регистров. Для этого используется информация, хранящаяся в Extended CMOS

Post Code 12


Restore CPU control word during warm boot
Выполняется установка значения регистра Machine Status Word (MSW), который соответствует младшему битовому слову 32-битового регистра CR0 (Control Register 0)

Post Code 13


Reset PCI Bus Mastering devices
Ранняя инициализация PCI устройств, состоит в том, что на данном этапе выполнения POST запрещается режим работы Bus Mastering и все ресурсы, требуемые для поддержки USB шины.
Выполняется установка значений регистров первичной PCI шины, входящих в стандартную часть 256-байтового блока. Под стандартной частью здесь понимаются регистры, имеющие одинаковое назначение и структуру для всех устройств

Post Code 14


Initialize keyboard controller
После того, как получен ответ от контроллера 8742, ему посылается команда самотестирования, затем считывается его состояние и записывается управляющей байт. Если вместо контроллера 8742 используются процессоры семейства Hitatchi H8/333x или M388x, выполняется загрузка клавиатурной матрицы во внутреннюю память для обслуживания функциональных клавиш Fn. Конфигурируется встроенный ACPI контроллер для поддержки функций включения системы и управления режимами энергосбережения

Post Code 16


BIOS ROM Checksum
Проверка контрольной суммы ROM BIOS и наличия корректной информации в заголовке BIOS Configuration Parameters (BCP). В том случае, если полученная контрольная сумма ненулевая, выполнение POST прекращается и подается звуковой сигнал 1-2-2-3

Post Code 17


Initialize cache before memory auto size
Инициализация памяти кэш L1/L2 выполнена ранее. На данном осуществляется определение объема кэш уровней L1 и L2 до начала подобных операций с оперативной памятью

Post Code 1C


Reset Programmable Interrupt Controller
Сброс значений программируемого контроллера прерываний включает в себя проверку работы схем каскадирования и настройку на режим обслуживания запросов по фронту сигнала

Post Code 1A


8237 DMA controller initialization
Инициализация контроллера DMA

Post Code 29


Initialize POST Memory Manager
POST Memory Manager (PMM) - это один из модулей PhoenixBIOS, управляющий использованием памяти для нужд самой процедуры POST. Его инициализация сводится к ряду следующих процедур:
- Установка указателей на регионы памяти, управляемые PMM;
- Динамическое распределение памяти;
- Настройка интерфейса для взаимодействия с PMM;
- Запуск фоновых процедур "сборки мусора"

Post Code 20


Test DRAM refresh
Формирование запросов регенерации DRAM выполняется путем проверки бита 4 из порта 61h, через который читается состояние Refresh Trigger. Триггер работает в счетном режиме, изменяя свое состояние по каждому фронту или спаду сигнала на выходе счетчика 1 таймера 8254. Проверяется периодическое переключение этого триггера.
В случае обнаруженных в работе схем регенерации сбоев подается звуковой сигнал 1-3-1-1

Post Code 22


Test 8742 Keyboard Conroller
Проверка работы контроллера клавиатуры, проинициализированного ранее

Post Code 24


Set ES segment register to 4 GB
Для перехода к плоской 4Gb модели памяти необходимо выполнить временный переход в Protected Mode, загрузить в ES селектор, который ссылается на предварительно подготовленный дескриптор, указывающий на максимальное значение FFFFFFFFh. Затем следует установить ES=0 и вернуться в Real Mode. Значение лимита сегмента остается в регистрах Descriptor Cache, что позволяет использовать 32-разрядные адреса. Без указанной подготовки использование смещения, превышающего FFFFh в реальном режиме, приведет к формированию исключения 0Dh

Post Code 26


Enable A20 line
Разрешение линии A20 выполняется через выходной порт контроллера клавиатуры 8042 только после того, как выполнены его инициализация и тестирование. Такие меры предосторожности принимаются для того, чтобы избежать "подвисаний" POST на этом этапе.
Завершается процедура выполнением специального теста, подтверждающего, что состояние линии A20 изменилось

Post Code 28


Autosize DRAM
Путем последовательных записей и контрольных считываний определяется тип памяти, суммарный объем, а также размещение по строкам. Если адрес, сформированный процессором, превышает Memory Top, данный цикл направляется на PCI. Результатом этого шага является настройка следующих параметров DRAM контроллера:
- Тип памяти (SDRAM, EDO, FPM);
- Картирующая информация;
- Значение параметра Memory Top

Post Code 2F


Enable cache before system BIOS shadow
В зависимости от предписаний, хранящихся в CMOS, и по результатам теста, выполненного ранее, запрещается либо разрешается использование кэш памяти. В последнем случае назначается протокол работы с кэш, также предписанный CMOS

Post Code 2A


Clear 640K base RAM
Обнуление 640 Кб основной памяти выполняется блоками по 2 Кб. В зависимости от аппаратных особенностей платформы запрещаются те или иные регионы памяти, где нежелательна потеря служебной информации

Post Code 2C


Test address lines
Тестирование адресных линий исходя из минимального допустимого объема системной памяти. Если обнаружена ошибка, выполнение POST прекращается и подается звуковой сигнал 1-3-4-1

Post Code 2E


Test the first 4MB of RAM
Тестирование минимально допустимого объема системной памяти состоит из тестирования адресных линий и тестирования линий данных. Сбой по адресной линии имеет место, если после попытки записи различных значений по двум адресам, по обоим адресам считывается одно и то же значение, записанное последним. Если обнаружена ошибка, выполнение POST прекращается и подается звуковой сигнал 1-3-4-3

Post Code 39


Re-initialize cache
Повторная инициализация кэш контроллера выполняется после переноса части кода в оперативную память. С этого момента следует запретить кэшировать регион хранения ROM BIOS и разрешить кэшировать область хранения runtime модуля, если это предписано установками CMOS Setup

Post Code 30


Memory tests on extended RAM
В виду того, что первые 3 Мб расширенной памяти проверены ранее, на данном этапе выполняется тест всей доступной памяти. Для этого используется стандартный алгоритм, состоящий из записи и контрольного считывания. Затем выполняется проверка адресных линий и линий данных, как и при тестировании на предыдущем шаге, с той лишь разницей, что используются 64-битный обмен данными, при условии, что процессор поддерживает MMX команды. В противном случае используются 32-х битные тестовые последовательности

Post Code 32


Test CPU bus clock frequency
Для определения внешней тактовой частоты измеряется время выполнения детерминированной операции на шине, для которой известно количество используемых тактов центрального процессора. Данные параметры определяются для установки констант задержки, используемых BIOS, а также настройки регистров чипсета, управляющих формированием временных диаграмм памяти, шин и т.д.

Post Code 33


Initialize Phoenix Dispatch Manager
Необходимость в диспетчере задач (Phoenix Dispatch Manager) определяется построением многозадачной среды на завершающем этапе выполнения BIOS и распределением процессорного времени (time slicing) между такими процедурами POST, как переназначение консоли (Universal Console Redirect) и управление удаленной загрузкой (Pre-boot Remote Management). Инициализация PDM выполняется с участием Phoenix POST Manager, который выделяет рабочую область в нижней памяти объемом 2 Кб и устанавливает указатели на RAM, ROM и сервисные директории

Post Code 34


Disable Power Button during POST
На данном этапе выполняется ряд специфических процедур, направленных на подготовку к инициализации дополнительных контроллеров, установленных в слоты расширения. С этой целью выполняется запрет на принудительное выключение (Soft Off) питания с помощью Power Button.
В виду того, что POST рассчитан на поддержку EISA устройств, выполняется поиск и тестирование EISA CMOS операциями чтения/записи

Post Code 35


Re-initialize registers
После определения тактовых параметров CPU вносятся изменения в настройки регистров системной логики, управляющих формированием временных характеристик доступа к памяти, портам ввода/вывода, системным и локальным шинам

Post Code 36


Warm start shut down
Снимается ограничение на "горячую перезагрузку", действовавшее до текущего момента. Для этого устанавливается соответствующий вектор, указывающий на подпрограмму обслуживания рестарта системы

Post Code 37


Re-initialize chipset
Достоверной информации о выполняемых на данном шаге процедурах нет. Предположительно, завершается процесс тонкой настройки платформы начатый ранее

Post Code 38


Shadow system BIOS ROM
Содержимое Runtime модуля BIOS распаковывается и переписывается в Shadow RAM. При выполнении этой операции используется область промежуточного хранения, организованная в нижней памяти (Conventional Memory).
После записи в Shadow RAM необходимо установить запрет записи для сегмента F000 с целью обеспечения корректной эмуляции ROM. Для этого программируются регистры Programmable Attribyte Map, входящие в состав системной логики

Post Code 3F


ROM Pilot Memory Test
ROM Pilot - это одна из особенностей PhoenixBIOS, связанная с реализацией возможности удаленной загрузки - Remote Pre Boot (RPB). С этой целью формируется запрос к POST менеджеру памяти (PMM) на выделение рабочего региона

Post Code 3A


Auto size cache
По вполне понятным причинам повторное определение размера кэш L2 выполняется до начала Shadow BIOS. Эта операция выполняется с помощью записей и контрольных считываний по специальному алгоритму.
Повторная процедура необходима по той причине, что для устойчивой работы алгоритмов переноса в Shadow RAM перед их запуском проверяется частота системной шины (FSB). Если обнаружено отклонение в большую или меньшую сторону, POST прекращается и выдается сообщение об ошибке

Post Code 3B


Initialize Debug Service
Инициализация трассировки выполнения BIOS в продуктах для конечного пользователя не встречается. Данный сервис предназначен для OEM партнеров, самостоятельно выполняющих диагностику и наладку BIOS на своих платформах

Post Code 3C


Advanced configuration of chipset registers
Дополнительная настройка регистров системной логики требуется для конфигурирования мостов PCI-PCI, поддержки распределенных PCI шин и обслуживания распределенных запросов прямого доступа к памяти

Post Code 3D


Load alternate registers with CMOS values
Выполняется настройка регистров системной логики в соответствии с установками CMOS Setup

Post Code 3E


Read Hardware Configuration
Достоверной информации о выполняемых на данном шаге процедурах нет

Post Code 49


Initialize PCI bus and devices
Инициализация устройств на PCI шине. Начальный сброс и установка параметров контроллера PCI. Установка значений стандартных полей в блоках конфигурационных регистров PCI устройств

Post Code 40


CPU speed detection
Определение тактовых параметров CPU.
Внутренняя частота может быть измерена путем измерения количества инкрементов содержимого регистра Time Stamp Counter (TSC) за известный интервал времени, генерируемый с помощью таймера. Если CPU не поддерживает TSC, измерение внутренней частоты можно выполнить путем измерения времени выполнения командной последовательности (T), для которой известно количество затраченных тактов (N). После измерения вычисляется длительность одного такта t=T/N, частота F=1/t

Post Code 41


Initialize ROM Pilot
Инициализация ROM Pilot - управления удаленной загрузкой. Задача POST заключается в определении устройств, задействованных для таких функций: назначение non-IDE дисковых сервисов сетевым и PCMCIA картам, выбор последовательных портов, предназначенных для удаленного доступа и т.п.
В подготовленной ранее области системной памяти размещается структура, предназначенная для обслуживания сетевых протоколов (TCP/IP, SNMP). В дальнейшем эта структура будет проинициализирована как Option ROM

Post Code 42


Initialize interrupt vectors
Устанавливаются векторы прерываний в таблице векторов. Таблица имеет объем 1024 байта и содержит 256 указателей на процедуры обработки прерываний

Post Code 44


Set BIOS Interrupt
Достоверной информации о выполняемых на данном шаге процедурах нет

Post Code 45


POST device initialization
Инициализация устройств до включения PnP механизма.
По заранее подготовленному списку выполняется поиск и тестирование устройств, для каждого из которых готовится конфигурационная таблица. Процедура инициализации завершается проверкой таблицы на отсутствие коллизий и сбоев

Post Code 46


Check ROM copyright notice
По специальному алгоритму вычисляется контрольная сумма копирайт-блока в составе BIOS. Несовпадение результата с ожидаемым значением прекращает выполнение POST и вызывает звуковой сигнал 2-1-2-3

Post Code 47


Initialize I20 support
Инициализация интеллектуальных контроллеров ввода/вывода на данном этапе невозможна по той причине, что не выполнена инициализация PCI устройств и не определено наличие дополнительных BIOS периферийных устройств (Option ROM)

Post Code 48


Check video configuration against CMOS
Поиск видеоадаптера, определение его типа и сравнение полученных данных с информацией из CMOS. Если VGA BIOS не обнаружен, выполняется поиск CGA/MDA адаптеров путем сканирования пространства портов и поиска регистров управления. Если адаптер обнаружен, BIOS его инициализирует и принимает на себя обязанности по обработке int 10h.
Если видеоадаптер не обнаружен, но в установках CMOS указан, генерируется звуковой сигнал

Post Code 4F


Initialize Multi boot
Резервирование памяти для меню оперативного выбора загрузочных устройств

Post Code 4A


Initialize all video adapters in system
Для построения полного списка выполняется поиск и инициализация всех установленных видео адаптеров, подключенных к AGP и PCI шинам

Post Code 4B


QuietBoot start (optional)
Процедура Quiet Boot - вывод OEM Logo вместо диагностических сообщений - предназначена для ускоренного прохождения POST и устанавливает вектора прерываний от таймера/клавиатуры, очищая буфер ввода. Процедура прерывается, если необходимо вывести на экран сообщение об ошибке либо нажата одна из "горячих" клавиш, а также в случае, когда:
- Option ROM требует клавиатурного ввода;
- Процедура MultiBoot предлагает меню для оперативного выбора загрузочного устройства.

Post Code 4C


Shadow video BIOS ROM
Содержимое VGA BIOS переписывается в область временного хранения Temporary Area. Регистры Programmable Attribyte Map (PAM) настраиваются на разрешение записи в область Shadow RAM, а после копирования туда данных из Temporary Area устанавливается запрет записи для обеспечения корректной эмуляции ROM

Post Code 4E


Display BIOS copyright notice
Визуализация текстовой строки BIOS Copyright

Post Code 59


Initialize POST display service (PDS)
Инициализация процедуры видео вывода в POST необходима по той причине, что во время выполнения некоторых тестов в Protected Mode пользоваться стандартными средствами невозможно, так как INT 10h допускает обслуживание только Real Mode.
Для разрешения этой проблемы PDS напрямую работает с видео памятью через PMM в соответствии с правилами Protected Mode, что позволяет загрузить языковую поддержку и шрифты

Post Code 50


Display CPU type and speed
Визуализируются тип процессора и его тактовая частота

Post Code 51


Initialize EISA board
Инициализация контроллера и устройств EISA

Post Code 52


Test keyboard
Выполняется программирование контроллера клавиатуры для установки связи с клавиатурой и выполнения теста. Очищаются буфер клавиатуры и буфер контроллера, если таковой имеется. Проверяется, что не поступают новые SCAN коды, и передается команда сброса. Клавиатуре выдается команда самотестирования и принимается байт ответа

Post Code 54


Set key click if enabled
Включение режима звукового сопровождения клавиш. Режим может быть организован программно, в этом случае процедура обработки прерывания от клавиатуры IRQ1=INT9 должна генерировать звук на системный динамик, используя канал #2 системного таймера и порт 61h

Post Code 55


Initialize USB bus
Поиск на шине PCI и инициализация контроллера USB. Если контроллер найден, выполняется установка вектора прерываний на процедуру обработки запросов от USB шины.
До входа в процедуру поиска и инициализации устройств, подключенных к USB шине, проверяются установки CMOS, касающиеся обслуживания клавиатуры и манипулятора "мышь" в режиме Legacy Support

Post Code 56


Enable Keyboard
Достоверной информации о выполняемых на данном шаге процедурах нет

Post Code 58


Test for unexpected interrupts
Для поиска неучтенных источников прерываний все известные BIOS источники переводятся в пассивное состояние, и разрешается проверка четности. После этого выполняются тестовые операции чтения из памяти, и контролируется возникновение событий NMI и ошибок четности (Parity Error).
В случае если возникли ошибки или непредвиденные запросы на обслуживание прерываний, POST прекращается и подается звуковой сигнал 2-1-2-3

Post Code 5E


Detect Base Address
Достоверной информации о выполняемых на данном шаге процедурах нет

Post Code 5A


Display prompt "Press F2 to enter SETUP"
Вывод сообщения "Press F2 to enter SETUP"

Post Code 5B


Disable CPU cache
Запрет использования CPU Internal Cache обычно выполняется с помощью установки бита Cache Disable регистра CR0

Post Code 5C


Test RAM between 512 and 640k
Проверка и вычисление доступного объема Conventional Memory в диапазоне адресов 8000:0000-9000:FFFF (128K). Для тестирования используется неразрушающий алгоритм, результаты тестирования отображаются на мониторе и сохраняются в CMOS.
Область 0000:0000-7000:FFFF (512K) проверена ранее, так как использовалась в качестве Temporary Area при выполнении операции Shadow

Post Code 69


Setup System Management Mode (SMM) area
При подготовка SMM RAM для обработчика SMI (System Management Interrupt) используется специальная настройка регистров DRAM Row Boundary. Когда процессор подтверждает запрос SMI, он генерирует сигнал SMIACT, при получении которого системная логика переключает адресное пространство 0A0000h-0BFFFFh, где обычно расположена видеопамять, в SMM RAM

Post Code 60


Test expanded memory
Повторный тест расширенной памяти выполняется в основном на серверных платформах. Тест состоит из двух эпизодов, первый из которых касается 4 Гб региона памяти, второй выполняется во всем адресуемом пространстве до 64 Гб, либо пока не будет достигнут физический предел. Результаты тестирования отображаются на мониторе и сохраняются в CMOS.
Выполнение теста прерывается, если в процессе выполнения будет нажата клавиша W

Post Code 62


Test extended memory address lines
Проверка исправности 32-х логических адресных линий, обеспечивающих доступ к Extended Memory, представленных в виде одномерного пространства. Адресные линии от 33 до 36 в рассмотрение не принимаются. Физическая организация памяти как матрица из рядов и строк в расчет не берется

Post Code 64


Jump to UserPatch1
Передача управления на выполняемый блок, генерируемый производителем платы. Содержимое данного этапа полностью зависит от содержимого указанного блока и касается требований производителя к системной памяти. В некоторых реализациях выполнение пользовательского фрагмента сопровождается выводом на экран служебных сообщений

Post Code 66


Configure advanced cache registers
Настройка регистров управления кэш процессоров AMD позволяет управлять Write Allocation, режимом, при котором поводом для кэширования является не только чтение данных, но и их запись

Post Code 67


Initialize Multi Processor APIC
Минимальная инициализация контроллеров Advanced Programmable Interrupt Controller (APIC), обеспечивающих межпроцессорный обмен в мультипроцессорных системах

Post Code 68


Enable external and CPU caches
Если на этапе ранней инициализации обнаружен кэш уровня L1/L2, выполняется операция, разрешающая его использование.
Если в CMOS Setup указаны некэшируемые регионы памяти, регистры системной логики конфигурируются соответствующим образом

Post Code 6E


Display possible high address for UMB
Визуализация информации о свободных регионах диапазона адресов от C000:0000h до E000:FFFFh, в которых могут быть размещены Upper Memory Blocks (UMB), поддерживаемые операционной системой

Post Code 6A


Display external L2 cache size
Визуализируется объем External Cache

Post Code 6B


Load custom defaults (optional)
Установка значений CMOS Setup в соответствии с параметрами, указанными производителем системной платы

Post Code 6C


Display shadow area message
Визуализация информации об использовании Shadow RAM для системного BIOS и VGA BIOS

Post Code 76


Check for keyboard errors
Проверка информации об ошибках клавиатуры, обнаруженных ранее. Если ошибки имели место, генерируется одно из следующих сообщений:
- Stuck key
- Keyboard error
- Keyboard Controller Failed

Post Code 70


Display error messages
Обработка нештатных ситуация, возникших на этапе выполнения POST, возлагается на диспетчер ошибок. В его обязанности входит обработка кодов ошибок и визуализация их на экране монитора в виде сообщений

Post Code 72


Check for configuration errors
Если обнаружена нефатальная ошибка, проверяется соответствие текущей конфигурации системы и информации о ней в CMOS. Диспетчер ошибок формирует сообщение "Press F1 to resume, F2 to Setup"

Post Code 7E


Initialize coprocessor if present
Инициализация сопроцессора с помощью отработки машинных команд FINIT и FLDCW

Post Code 7A


Check if keyboard controller locked
Проверка состояния средств программной (System Password) или аппаратной (Key Lock Switch) блокировки клавиатуры. Вывод сообщения Keyboard locked - Unlock key switch

Post Code 7B


Unknown
В разработкеВ разработкеВ разработке0

Post Code 7C


Set up hardware interrupt vectors
Установка векторов аппаратных прерываний. NMI обрабатывается без участия 8259 и всегда соответствует вектору 02. Векторы, используемые для аппаратных прерываний, зарезервированы для генерации внутренних исключений процессора

Post Code 7D


Initialize hardware monitoring
Инициализации системы аппаратного слежения за напряжениями питания, температурой компонентов платформы и частотой вращения охлаждающих вентиляторов

Post Code 89


Enable Non- Maskable Interrupts (NMIs)
Разрешается формирование немаскируемого прерывания. Обнуляется бит 7 порта 70h и выполняется индивидуальная настройка прохождения запросов NMI от различных источников. Для этого задействуются регистры системной логики и CMOS

Post Code 80


Disable onboard Super I/O ports and IRQs
Запрещается бортовая подсистема ввода-вывода путем установки соответствующих значений в конфигурационных регистрах контроллера SIO. Линии запросов IRQ, DRQ переводятся в высоко импедансное Z-состояние

Post Code 81


Late POST device initialization
Все основные процедуры инициализации завершены. Выполняется подготовка к загрузке операционной системы, устанавливаются флаги, готовятся таблицы, массивы, структуры необходимые для этого.
Предварительные результаты инициализации на данном этапе суммируются, и принимается решение о возможности дальнейшего прохождения POST. Все действия носят аппаратно-зависимый характер. Если обнаружены элементы памяти разных типов, выводится сообщение об ошибке

Post Code 82


Detect and install external RS232 ports
Выполняется запись и контрольное считывание регистра Scratch Pad портов COM1...COM4 по адресам 3FFh, 2FFh, 3EFh, 2EFh. Если зафиксировано совпадение читаемого байта записанному, делается вывод, что порт обнаружен. В некоторых реализациях BIOS для этой цели используется не Scratch Pad, а Modem Status Register. Впоследствии в список будут также внесены порты бортового контроллера SIO. Если их адреса совпадают с адресами внешних, фиксируется ошибка Address Conflict

Post Code 83


Configure non-MCD IDE controllers
Конфигурирование внешних IDE контроллеров, не относящихся к числу MCD (Motheboard Configurable Devices)

Post Code 84


Detect and install external parallel ports
Выполняется запись/контрольное считывание по адресам 378h, 278h, 3BCh соответствующим LPT1...LPT3. Если читаемое значение совпадает с записанным, делается вывод, что данный порт обнаружен

Post Code 85


Initialize PC-compatible PnP ISA devices
Инициализация устройств ISA PnP. Устанавливаются следующие параметры конфигурации устройств:
- Базовый адрес в пространстве портов ввода/вывода
- Номер запроса на прерывания (IRQ)
- Номер запроса прямого доступа к памяти (DRQ)

Post Code 86


Re-initialize onboard I/O ports
Бортовые ресурсы контроллера SIO конфигурируются в соответствии с установками Setup и вносятся в списки портов, находящиеся в области переменных BIOS

Post Code 87


Configure Motherboard Configurable Devices (optional)
Под конфигурируемым ресурсами системной платы MCD (Motherboard Configurable Devices) понимаются не только бортовые устройства, но и подсистемы, функционирование которых не связано с тем или иным дискретным элементом. К числу таких относятся система Power Management, PnP ресурсы платы, схемы подключения док-станций для ноутбуков и т.п.
Для взаимодействия с устройствами на системной плате используются многофункциональные линии чипсета, назначение которых устанавливается программно. В этом случае выполняется соответствующая настройка регистров системной логики

Post Code 88


Initialize BIOS Data Area
Устанавливаются значения 256-байтового блока переменных в области BIOS Data Area. Адрес блока задается с 0000:0400h по 0000:04FFh

Post Code 8F


Determine number of ATA drives (optional)
Определение количества подключенных ATA устройств

Post Code 8A


Initialize Extended BIOS Data Area
Установка значения переменных, находящихся в Extended BIOS Data Area, расположенной в верхних адресах Conventional Memory. Для ее резервирования значение переменной BIOS Memory Size уменьшается, в результате чего уменьшается и объем нижней памяти, предоставляемый операционной системе

Post Code 8B


Test and initialize PS/ 2 mouse
Проверка схем подключения PS/2 Mouse, выполнение команд самотестирования контроллера и манипулятора

Post Code 8C


Initialize floppy controller
Инициализация контроллера дисковода: отработка команды Specify, задающей параметры для управления механикой дисковода, выполнение теста позиционирования, если он разрешен в Setup

Post Code 99


Check for SMART Drive (optional)
Проверка состояния параметра SMART жестких дисков. Если обнаружено, что статус устройства не соответствует эксплуатационным требованиям, выводится предупреждение

Post Code 90


Initialize hard-disk controller
Инициализация и конфигурирование контроллеров жестких дисков

Post Code 91


Initialize local-bus hard-disk controller
Установка временных параметров работы жестких дисков в режиме PIO

Post Code 92


Jump to UserPatch2
Передача управления на выполняемый блок, генерируемый производителем платы. Содержимое данного этапа полностью зависит от содержимого указанного блока и касается требований производителя к обслуживанию жестких дисков

Post Code 93


Build MPTABLE for multi-processor boards
Построение мультипроцессорной таблицы уникальных идентификаторов APIC и I/O APIC с описанием схем обслуживания запросов на прерывания:
- PIC Mode - подключение в рамках программной модели контроллера 8259A
- Virtual Wire Mode via Local APIC - виртуальное подключение к APIC
- Virtual Wire Mode via I/O APIC - виртуальное подключение через I/O APIC к APIC стартового (BSP) процессора

Post Code 95


Install CD ROM for boot
Определение типа ATAPI CD-ROM, выбор процедуры обслуживания в соответствии с определенным типом. Установка программного модуля, поддерживающего дисковые функции INT 13h применительно к CD-ROM

Post Code 96


Clear huge ES segment register
Возвращается значение ES Limit = FFFFh типичное для Real Mode, переустановленное ранее

Post Code 97


Fixup Multi Processor table
Для многопроцессорной системы в Extended BIOS Data Area согласно "MultiProcessor Specification" строится таблица используемых процессоров с распределением их функций - MP Configuration Table. В PhoenixBIOS размер таблицы ограничен 512 байтами, для хранения информации о типе процессора отводится 16 байт.
Если размер конфигурационной таблицы выходит за указанный предел, выполняется ряд корректирующих действий, включая упаковку

Post Code 98


Search for option ROMs. One long, two short beeps on checksum failure
Процедура ROMScan выполняет поиск сигнатуры 55Aah, указывающей на дополнительный BIOS. Если сигнатура обнаружена, считывается байт длины в единицах по 512 байт. Вычисляется контрольная сумма по модулю 256. Если контрольная сумма BIOS равна нулю, управление передается его инициализационной процедуре. В противном случае возникает звуковой сигнал и сообщение об ошибке

Post Code 9F


Determine number of ATA and SCSI drives
Для установки параметров процедуры дискового сервиса INT 13h определяется количество накопителей IDE и SCSI. Устройства, не являющиеся дисковыми накопителями, игнорируются

Post Code 9A


Shadow option ROMs
Содержимое ROM переписывается в RAM, если это предписано установками Setup. Копия в RAM картируется на те же адреса, где до этого были расположены соответствующие ROM. Для корректной эмуляции выполняется запрет записи в область Shadow RAM с помощью настройки регистров Programmable Attribyte Map

Post Code 9C


Set up Power Management
Настройка Power Management, входящей в состав системной логики. Инициализация схем генерации SMI и установка вектора SMI. Программирование ресурсов, отвечающих за мониторинг системных событий Power Management

Post Code 9D


Initialize security engine (optional)
Инициализация ресурсов для защиты системы от несанкционированного доступа

Post Code 9E


Enable hardware interrupts
Разрешаются аппаратные прерывания. Для этого в регистрах маскирования запросов контроллеров прерываний 021h (Master Controller), 0A1h (Slave Controller) обнуляются соответствующие биты

Post Code A0


Set time of day
Процедура POST пересчитывает показания RTC в тики таймера и устанавливает в Timer Data Area значения 32-битового счетчика. По каждому прерыванию от таймера IRQ0 = INT8, вызываемому с частотой около 18.2 Hz происходит инкремент ячейки младшего слова счетчика, а при переполнении - старшего. Установка флага переполнения таймера Overflow_Flag выполняется, если просчитано количество тиков, соответствующее одним суткам

Post Code A1


Unknown POST Code
Выполняется на платах Intel Redwood

Post Code A2


Check key lock
Через входной порт контроллера клавиатуры проверяется состояние ключа Key Lock. Если он активен, запрещается прием SCAN кодов от клавиатуры и выдается соответствующее сообщение

Post Code A4


Initialize Typematic rate
В порт 60h контроллера клавиатуры передается команда установки временных характеристик автоповтора, в которой указывается частота выдачи SCAN кодов и пауза после нажатия клавиши

Post Code A8


Erase F2 prompt
Сообщение "Press F2 to enter SetUp" удаляется с экрана

Post Code AA


Scan for F2 key stroke
На заключительном этапе выполнения POST проверяется наличие SCAN кода клавиши F2 во входном буфере. Если он найден, устанавливается флаг для входа в Setup

Post Code AC


Enter SETUP
Если выяснено, что пользователь нажимал F2, запускается программа Setup.
Если в процессе выполнения POST обнаружены ошибки, проверяется наличие SCAN кода клавиши F1. В этом случае значение CMOS устанавливается по умолчанию, процесс продолжается до загрузки операционной системы без вызова процедуры Setup

Post Code AE


Clear Boot flag
Очищается флаг In POST, установленный ранее

Post Code B0


Check for errors
Если в процессе выполнения POST обнаружены ошибки, генерируется сообщение "Press F1 to resume, F2 to Setup". На некоторых платформах проверяется установка ключа "Chassis Intrusion"

Post Code B1


Inform ROMPilot about the end of POST
Устанавливается флаг, сообщающий процедуре удаленной загрузки об окончании POST. Сама процедура ROMPilot, выгружается, если нет предписаний по ее использованию

Post Code B2


POST done, prepare to boot operating system
Устанавливаются все флаги и значения в области переменных BIOS, указывающие на завершение процедуры POST. Запрещается обслуживание Power Button до момента старта операционной системы

Post Code B4


One short beep before boot
Выдача звукового сигнала перед загрузкой. В последних реализациях PhoenixBIOS не применяется, так как противоречит спецификации PC2000

Post Code B5


Terminate QuietBoot (optional)
Штатное завершение процедуры ускоренного прохождения POST

Post Code B6


Check password (optional)
Разграничение доступа к носителям на гибких магнитных дисках и проверка пароля на загрузку операционной системы

Post Code B7


Initialize ACPI BIOS
Подготовка таблиц Root System Description Table (RSDT) и Differentiated System Description Table (DSDT) для управления из операционной системы программно-доступными ресурсами платформы

Post Code B9


Prepare Boot
Перед загрузкой операционной системы выполнение POST переводится из графического режима в текстовый. Осуществляется поиск и переопределение загрузочных устройств на шине USB, со сменными носителями и RAID массивов

Post Code BA


Initialize DMI parameters
Если информация в блоке Desktop Management Interface (DMI) не совпадает с текущей конфигурацией, блок DMI переписывается

Post Code BB


Initialize PnP Option ROMs
Повторное выполнение процедуры ROM Scan для поиска дополнительных BIOS, соответствующих спецификации PnP и расположенных на ISA шине

Post Code BC


Clear parity checkers
Обнуляется триггер фиксации ошибки четности RAM

Post Code BD


Display MultiBoot menu
Формируется и визуализируется меню для оперативного выбора загрузочного устройства

Post Code BE


Clear screen (optional)
Очистка экрана перед загрузкой операционной системы

Post Code BF


Check virus and backup reminders
Сравнение даты последних изменений в загрузочных секторах на жестких дисках и в CMOS, подозрительных с точки зрения несанкционированного доступа. Вывод всплывающей информации в виде напоминания об обнаруженных несоответствиях

Post Code C0


Try to boot with INT 19
Запускается процедура обработки программного прерывания INT 19h, которая пытается загрузить Boot Sector, последовательно опрашивая дисковые устройства в предписанном CMOS порядке. Для этого считывается сектор с координатами Cylinder:0 Head:0 Sector:1 по адресу 07C0:0000h и проверяется наличие сигнатуры 55h, AAh в двух последних байтах. Если загрузочный сектор успешно прочитан, но сигнатура отсутствует, ситуация приравнивается к ошибке чтения и опрашивается следующее устройство

Post Code C1


Initialize POST Error Manager (PEM)
Инициализация процедуры Phoenix Error Manager (PEM) выполняется одновременно с процедурами инициализации PDM и PMM. Задача PEM - подготовка служебных структур для систематизации возможных ошибок, возникающих на этапе выполнения POST

Post Code C2


Initialize error logging
Просмотр таблицы, сформированной PEM, и вызов служебных процедур для формирования и ведения протокола ошибок

Post Code C3


Initialize error display function
Визуализация сообщений об ошибках в порядке их поступления в протокол, созданный ранее процедурой Phoenix Error Manager

Post Code C4


Initialize system error handler
Установка флагов начальных состояний для обработчика ошибок на этапе выполнения POST

Post Code C5


PnPnd dual CMOS (optional)
Инициализация расширенного блока ячеек CMOS RAM, выходящего за пределы стандартной 64-байтной модели. Назначение PnP ID в зависимости от используемого типа запоминающего устройства

Post Code C6


Initialize notebook docking (optional)
В задачи предварительной инициализации входит определение способа шинного подключения док станции мобильных систем и поиск используемого оборудования

Post Code C7


Initialize notebook docking late
Завершающий этап инициализации док станции для мобильных систем

Post Code C8


Force check (optional)
Выполнение находящихся в составе Boot Block тестовых процедур определения целостности структур, таких как декомпрессор программного кода и системный BIOS

Post Code C9


Extended checksum (optional)
Полная проверка целостности внешних по отношению к системному BIOS структур и/или модулей. Принимается решение о необходимости кризисных действий по восстановлению BIOS

Post Code CA


Redirect INT 15h to enable remote keyboard
Для администрирования через Universal Console Redirect INT15h перенаправляется на обслуживание удаленной клавиатуры

Post Code CB


Redirect INT 13h to Memory Technologies Devices such as ROM, RAM, PCMCIA, and serial disk
Для эмуляции дискового устройства на основе RAM, ROM или другого носителя информации необходимо подключить процедуру, выполняющую чтение и запись данных, по внешнему интерфейсу совместимую с протоколом INT 13h (адресация на уровне секторов, размер сектора 512 байт, адрес сектора состоит из номера цилиндра, номера головки и номера сектора). Виртуальному носителю необходимо также присвоить адрес - значение регистра DL для INT 13h, соответствующее данному типу устройства

Post Code CC


Redirect INT 10h to enable remote serial video
Для передачи видео по последовательному интерфейсу, функция вывода символа на экран должна отрабатываться как запись кода символа в регистр данных UART при сохранении совместимости с протоколом INT 10h на уровне внешнего интерфейса

Post Code CD


Re-map I/O and memory for PCMCIA
Назначение адресных регионов в пространстве портов ввода/вывода и в системной памяти для устройств PCMCIA

Post Code CE


Initialize digitizer and display message
Настройка контроллера светового пера, планшета, цифрового ввода типа Touch Screen

Post Code D0


Exception error
Ошибка, вызванная исключительной ситуацией: внутренним прерыванием, возникшим в процессоре. Основной источник таких исключений - тест расширенной памяти, выполняемый в Protected Mode. Для обработки ошибок выполнения программы, аппаратно фиксируемых процессором, резервируются векторы прерываний 00h-1Fh. Более подробная информация содержится в документации по процессорам
NB
Сообщение о фатальной ошибке

Post Code D2


Unknown interrupt
Вызов процедуры обработки прерывания от не идентифицированного источника. Возможные причины:
- Потеря управления при сбое выполнения POST
- Ложное срабатывание входов контроллера прерываний, отвечающих за обработку IRQ
- Генерации ложных импульсов на линиях IRQ
NB
Сообщение о фатальной ошибке

Post Code D4


Pending Interrupts
Ошибка, связанная с нарушением протокола выдачи и снятия запросов на прерывание. Типичная ситуация - снятие запроса до его обслуживания
NB
Сообщение о фатальной ошибке

Post Code D6


Shutdown (Type 5)
Отрабатывается сброс процессора для выхода из защищенного режима (Protected Mode), с программным формированием аппаратного сброса и повторной инициализацией контроллера прерываний
NB
Сообщение о фатальной ошибке

Post Code D7


SMRAM overflow
Для поддержки функций энергосбережения может потребоваться сохранение состояния видео адаптера в SMRAM.
Если для сохранения состояния видеоадаптера требуется больший объем памяти, чем доступно в SMRAM, фиксируется ошибка
NB
Сообщение о фатальной ошибке

Post Code D8


Shutdown Error
Ошибка при программном формировании импульса сброса процессора
NB
Сообщение о фатальной ошибке

Post Code DA


Return from Extended Block Move
Для пересылки данных в расширенной памяти вызывающая программа, исполняемая в Real Mode, передает обработчику INT 15h образ глобальной дескрипторной таблицы (GDT). Обработчик INT 15h на время работы с расширенной памятью переходит в Protected Mode, используя полученную GDT. Перед возвратом в вызвавшую процедуру выполняется переход в Real Mode. Если на этом этапе возникла потеря управления, фиксируется ошибка
NB
Сообщение о фатальной ошибке

Post Code DC


Shutdown (Type 10)
Отрабатывается сброс процессора для выхода из защищенного режима (Protected Mode), с программным формированием аппаратного сброса без повторной инициализации контроллера прерываний
NB
Сообщение о фатальной ошибке

Post Code DD


Shutdown (Type 3)
Если при тестировании расширенной памяти была обнаружена ошибка, процедура, использующая Protected Mode, использует Shutdown Type 3, записывая 03h в байт 0Fh CMOS перед сбросом
NB
Сообщение о фатальной ошибке

Post Code DE


KBC Error
Ошибка контроллера клавиатуры фиксируется как некорректное содержимое главного статусного регистра контроллера клавиатуры или таймаут - выполнение заданной команды не завершается в течение допустимого временного интервала
NB
Сообщение о фатальной ошибке

Post Code DF


A20 Error
Ошибка управления линией A20 фиксируется по двум событиям:
- Таймаут в контроллере клавиатуры после выдачи команд управления выходным портом для установки состояния сигнала A20
- Ошибка линии A20, полученная путем записи и чтения байтов по адресам 00000000h и 00100000h
NB
Сообщение о фатальной ошибке

Post Code E0


Initialize the chipset
Настройка конфигурационных регистров системной логики
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 80

Post Code E1


Initialize the bridge
Подготовка к работе локальных шин
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 81

Post Code E2


Initialize the CPU
Инициализация CPU. Установка регистров CR (Control Registers) и MSR (Model Specific Registers)
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 82

Post Code E3


Initialize system timer
Инициализация системного таймера
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 83

Post Code E4


Initialize system I/ O
Инициализация Super I/O контроллера. Настройка FDD для выполнения загрузки в режиме BIOS Recovery
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 84

Post Code E5


Check force recovery boot
Проверка состояния Recovery Jumper, установка которого принудительно запускает режим BIOS Recovery
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 85

Post Code E6


Checksum BIOS ROM
Проверка контрольной суммы BIOS
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 86

Post Code E7


Go to BIOS
Если контрольная сумма вычислена правильно, управление передается в BIOS Main Block
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 87

Post Code E8


Initialize Multi Processor
Инициализация поддержки MPS
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 88

Post Code E9


Set Huge Segment
Переход к плоской 4Gb модели памяти
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 89

Post Code EA


Initialize OEM special code
Если разработчиком системной платы предусмотрено использование нестандартного оборудования, выполняется его инициализация
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 8A

Post Code EB


Initialize PIC and DMA
Инициализация контроллеров прерываний и системы прямого доступа к памяти
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 8B

Post Code EC


Initialize Memory type
Путем записей и контрольных считываний по специальному алгоритму определяется тип памяти, и в соответствии с результатом настраиваются конфигурационные регистры Host Bridge
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 8C

Post Code ED


Initialize Memory size
Путем записей и контрольных считываний по специальному алгоритму определяется объем банков памяти и размещение по строкам. Затем верифицируется суммарный объем на основании определения адреса, начиная с которого прекращается совпадение читаемого значения записанному
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 8D

Post Code EE


Shadow Boot Block
Содержимое Boot Block копируется в Shadow RAM
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 8E

Post Code EF


Initialize System Management Mode
Подготовка SMM RAM для обработчика SMI
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 8F

Post Code F0


System memory test
Тест памяти
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 90

Post Code F1


Initialize interrupt vectors
Инициализация векторов прерываний
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 91

Post Code F2


Initialize Real Time Clock
Полная инициализация CMOS не выполняется
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 92

Post Code F3


Initialize video
Поиск и инициализация видео адаптера на PCI/AGP шине
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 93

Post Code F4


Initialize Beeper
Проверка порта системного динамика
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 94

Post Code F5


Boot Init
Загрузка упрощенной версии операционной системы, в задачу которой входит только запуск программы обновления FlashROM
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 95

Post Code F6


Clear Huge Segment
Возврат Real Mode
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 96

Post Code F7


Boot to Full DOS
Загрузка ОС. Использование полной версии необходимо для поддержки расширенных возможностей PhoenixBIOS, таких как удаленный доступ к перепрограммированию и т.п.
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 97

Post Code F8


Initialize the USB controller
Инициализация контроллера USB выполняется после настройки видеоподсистемы, чтобы ускорить процесс визуализации. Необходимость этого шага продиктована необходимостью загрузки с USB устройств
NB
Процедура выполняется из загрузочного блока. В некоторых реализациях PhoenixBIOS визуализируется код 98

Post Codes FA...FF


This codes are not used at POST!
Коды 0FAh...0FFh не используются в качестве контрольных точек выполнения POST

 


База данных защищена авторским правом ©bezogr.ru 2016
обратиться к администрации

    Главная страница